Верификация схемы

При создании сложных электрических схем практически трудно избежать ошибок при вводе всех объектов схемы. Поэтому всегда необходимо производить проверку схемы на наличие синтаксических ошибок («висячие» цепи и контакты компонентов, одноконтактные цепи и т. п.).

Проверку схемы выполняют по команде Utils/Erc (Electrical Rules Check — проверка правильности электрических соединений). Диалоговое окно команды представлено на Рисунок 3.29.

Кнопка Filename позволяет изменить предлагаемое имя файла (по умолчанию — имя схемы), в который занесен протокол проверок схемы. В области Design Rule Checks устанавливается перечень проверяемых параметров:

• Single Node Nets - цепи, имеющие единственный узел;
  
• No Node Nets — цепи, не имеющие узлов;
  

Содержание раздела

---

---